1/5/2 (Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

01267225 **Image available**

CMOS TRANSISTOR OSCILLATING CIRCUIT PROVIDED WITH AGC CIRCUIT

PUB. NO.: 58-204625 A]

PUBLISHED: November 29, 1983 (19831129)

INVENTOR(s): HASHIMOTO MASAMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 57-087118 [JP 8287118] FILED: May 21, 1982 (19820521)

INTL CLASS: [3] H03L-005/00; H03B-005/04

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)
JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 230, Vol. 08, No. 49, Pg. 152, March

06, 1984 (19840306)

ABSTRACT

PURPOSE: To save useless energy consumption, by detecting an oscillating amplitude representing an index of an oscillating state to control the gain of an amplifier circuit.

CONSTITUTION: A C-MOS transistor circuit 20 amplifies a signal inputted from a gate and gives an output to a drain. When the output amplitude of the circuit 20 is changed, a DC voltage formed at an oscillating amplitude detecting circuit 22 is changed and a bias voltage supplied from a bias circuit 21 to the circuit 20 is changed accordingly. The gain of the circuit 20 is controlled with this bias voltage change, allowing to keep the output amplitude of the circuit 20 constant at all times. Since this output amplitude is kept constant, the energy more than required in the oscillation circuit is not consumed and the stability of operation of the circuit of the next stage is attained.

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報 (A)

昭58-204625

6)Int. Cl.3 H 03 L 5/00

5/04

H 03 B

識別記号

庁内整理番号 6964 - 5 J7928-5 I

43公開 昭和58年(1983)11月29日

発明の数 審査請求 未請求

(全 7 頁)

匈AGC回路付きCMOSトランジスタ発振回 路

(1)特

昭57-87118 願

(2)出

昭57(1982) 5 月21日

11

79発 明 者 橋本正美

願 の出

諏訪市大和3丁目3番5号株式 会社諏訪精工舎内

人 株式会社諏訪精工舎

東京都中央区銀座'4丁目3番4

号

個代 理 人 弁理士 最上務

÷.

発明の名称

AGの回路付きのMo 路

特許請求の範囲

0 M 0 S 発掘回路を構成する増幅回路としての PチャネルMOSトランジスタとNチャネルMO Sトランジスタと、前記2つのトランジスタにそ れぞれ適切なパイアス電圧を供給するパイアス回 路と、発掘振暢を校出する回路を少くとも持ち、 数 発 振 振 幅 検 出 回 路 の 出 力 を 前 記 パ イ ア ス 回 路 に 帰還させ、発振振暢を自動制整する回路構成とな っていることを特徴とするAGO回路付きOMO Sトランジスタ発掘回路。

発明の群細な説明

本発明はCMOSトランジスタ発振回路の低消 要ux流化に関する。

従来、低消費電流のOMOSトランシスタ発振 國路は一般に定電圧回路もしくは定電流回路の採 用によって試みられてきた。しかしながら発掘回 路は発振崩波数の関整などの為に静電容量の値な どの発掘回路定数を変えて用いることが一般的で ある。したがって発掘回路自体が最低限必要とす るエネルギーはそれに伴い変化するわけであるが 、従来の定電圧回路及び定電流回路方式において は発展回路定数に変化が起きても、それに応じて 自動的に最適条件が設定されるという働きはない よって定じ圧回路方式もしくは定電流回路方式 においては使用される状況の反思条件に対して必 要な定電圧値もしくは定電流値が設定される。し たがって使用される状況が比較的良い条件の時は 必要以上にエネルギーを消費することになる。

本発明は発揚状態の指標となる発振振幅を検出 し、増製国路のゲインを制御することにより、無 獣なエネルギー消費を節約し、より高度な C M O Sトランジスタ発掘回路の低消費電流化を図るも のである。

さて本発明の特徴は増幅回路 1 0 にある。本発明においては増幅回路を第3図のブロック図のように得成する。第3図において 2 0 は C M O S トランジスタ回路でゲートから入力した信号を増幅してドレイン側に出力する。2 1 はパイアス回路で 0 M O S トランジスタ回路 2 0 が適切な領域で

る。第4凶において30。32はPチャネルM0 S トランジスタであり、31.33は N チャネル ■ 6 8 トランジスタである。 P チャネル M O S ト ランジスタ30のドレインと N チャネルM08ト ランジスタ31のドレインは接続されている。 3 チャネルMOSトランジスタ31のゲートとドレ インは接続されていて、またここの似位をVan とし個号ライン 3 5 から電位が取り出されている 。 P チャネルMOSトランジスタ30のゲートに はVBという単位が与えられているとする。また P チャネルMOSトランジスタ32のドレインと N チャネル M O S トランジスタ 3 3 の ドレインは 接続されている。PチャネルMOSトランジスタ る2のゲートとドレインは接続されていて、また この単位をVaPとし、信号ライン34から単位 が取り出されている。wチャネルw08トランジ スタ33のゲート単位にはVoNの単位が与えら れている。また P チャネル M O 8 トランジスタ 3 O , 3 2 のソースは + V p p に 般鋭されている 。 N チャネル M O S トランジスタる 1 。 3 3 の y

動作するようなパイアス能圧を供給する。22は 発振振幅検出回路で 0 M 0 8 トランジスタ回路 20の出力提幅の大きさによって異なった直流電 圧を作り出し、パイアス国略21に与えている。 この構成においてOMOSトランジスタ回路20 の出力損傷の大きさが変化すると発提提幅検出回 路22で作り出される道流魁圧が変化し、それに 応じてパイアス回路21からcMosトランジス タ回路20に供給するパイアス能圧が変化する。 このパイアス電圧の変化によってOMOSトラン ジスタ回路 2 0 のゲインを制御することになるの で常に 0 M 0 S トランジスタ回路 2 0 の出力振幅 は一定に保たれる。この出力振幅が一定に保たれ るということは発振回路で必要以上のエネルギー を消費しないということと共に、次段の回路、例 えば分周回路に信号を送る場合、動作上の安定性 を確保することを意味している。

さて第3図ではブロック図で説明したが、次に 各図路をより静しく説明する。

まず第4図でパイアス回路の実施例から説明す

ースはーV®®(0覧位)に接続されている。またドチャネルMのBトランジスタ30,32のスレッシュホールド電圧をVェァ・NチャネルMのBトランジスタ31,33のスレッシュホールド電圧をVェNとする。またMのBトランジスタ30,31、βドェ・βドェ・βドェとする。そして電源電圧を+VD»とし、-V®®を0単位にとる。このときMのBトランジスタ30,31に流れる電流が等しいことから

$$\frac{1}{2}\beta P_1 (VDD-VB-VTP)^2 = \frac{1}{2}\beta N_1 (VON-VTN)^2$$

が成りたち

V o n = V T n + M n

が得られる。ただし

$$MN = \sqrt{\frac{\beta \, F_1}{\beta \, H_1}} \, (V \, D \, D - V \, B - V \, T \, F) \qquad \cdots (1 \, 0 \, 1)$$

とする。またw0Sトランジスタ52,33に流れるw並が等しいことから

$$\frac{1}{2} \beta_{P_2} (VDD-VOP-VTP)^2 = \frac{1}{2} \beta_{N_2} (VON-VTN)^2$$

が成りたち

V 0 F = V D D - V T F - M F

が得られる。ただし

$$M r = \sqrt{\frac{\beta N_{\frac{n}{2}}}{\beta P_{\frac{n}{2}}}} \cdot M N \qquad \cdots (1 0 2)$$

とする。ここで

$$\beta P_{\bullet} = \beta N_{\bullet}$$

とすれば

となり、このとき

となる。また

ランジスタ40のゲートにパイアス軍圧として加 わっている。同様に端子47には第4図のパイア ス回路で待られた端子35の単位 V G N が与えら れ抵抗 4 3 を軽て N チャネル M O S トランジスタ 41のゲートにパイアス電圧として加わっている 。 P チャネルMOSトランジスタ40のソースは + V D D に、 N チャネル M O S トランジスタ41 のソースはーVBBに接続されている。またPチ ャネルMOSトランジスタ40のスレッシュホー ルド催圧をVェァ、NチャネルMOSトランジス タ41のスレッシュホールド催圧をVェNとする 。またMOSトランジスタ40,41の月を共に β。とする。49は負荷としてのコンデンサでそ の静址容量を 0 とする。コンデンサ 4 9 は実際に は第2凶のコンデンサ13などと敷用されること が多い。さてこのとき入力端子48に振幅A,樹 遊数のの

という信号が入力したとして出力端子 5 0 に得られる周波数 w の成分の振幅の比により増幅回路と

 $\beta P_1 \ll \beta N_1$

とすれば

V * w >> M > 0

V D D − V T F ≫ M > 0

となる。以上のような関係にある V o N , V o P がパイアス電圧として第4 図の 3 5 , 3 4 にそれぞれ得られる。次に第3 図における 0 M O S トランシスタ回路の実施例の解成を第5 図で群しく説明する。

第 5 図において 4 0 は P チャネル M 0 8 トランジスタ、 4 1 は M チャネル M 0 8 トランジスタである。 P チャネル M 0 8 トランジスタ 4 0 の ドレインと M チャネル M 0 8 トランジスタ 4 1 の ドレインは接続され、出力 5 0 となっている。 交流分の入力個号は 4 8 の入力端子よりコンデンサ 4 4 , 4 5 を経て、 それぞれ P チャネル M 0 8 トランジスタ 4 1 のゲートにつながっている。 端子 4 6 には 第 4 図のパイアス回路で得られた端子 3 4 の 電位 V 0 P が与えられ、抵抗 4 2 を経て P チャネル M 0 8 ト

してのゲイン G を定義すると(101),(10 3)で定義される M、及び(104)式の A に対

≌≥▲の時

$$a = \frac{2 \beta_0 M}{\omega 0} \qquad \cdots \cdots (1 0 5)$$

. M<Aの時

となる。ここでゲインのは(105)式及び(1 06)式のいずれの場合であってもバイアス電圧 の中に含まれるMの値が大きい方がゲインが大き くなる。立て次に増幅回路自体の消費電流の殆ど を占める短 電流について考える。この短絡電流 とは第5凶においてアチャネルM0Sトランジス タ40とMチャネルM0Sトランジスタ41の間 のみを流れる電流成分であって、IIIの配号を使 えば

W>Aの場合

$$I = \frac{\beta}{A} (2 M^2 + A^2 - \frac{8 A M}{\pi})$$
 (107)

MくAの場合

$$I = \frac{H}{4} \left(\frac{2}{\pi} (2M^2 + A^2) a r c_{\sin} \frac{M}{A} - \frac{8AM}{\pi} \left\{ 1 - \frac{3}{4} - 1 - \left(\frac{M}{A} \right)^2 \right\} \right)$$
.....(108)

となる。したがって短絡電流エ』は(107)式及び(108)式のいずれの場合であってもパイプス電圧の中に含まれるMの値が大きい方が増加する。つまり増配回路のゲインを大きくとれば増幅回路のゲインも低下してしまうという関係電流ることが分る。したがってなるペインを必要較低限に制御することが出ましい。

の関係式が成りたち、これを解くと

$$V B O = (V D D - V T P) + \frac{1}{\beta B R} - \sqrt{\frac{2 (V D D - V T P)}{\beta B R} + (\frac{1}{\beta B R})^2}$$
......(109)

となる。また入力端子 5 7 より振幅 A 。周波数 w の正弦波が入力した場合の出力端子 5 6 の直流電位を V B A とすれば P チャネル M O S トランジスタ 5 1 に流れる電流は

$$\frac{1}{2}\beta s$$
 (V D D — V B A — Asia ωt — V T P) 2

であるので直流成分のみに滑目すれば

$$\frac{1}{2}\beta s \{ (VDD-VBA-VTP)^2 + \frac{A^2}{2} \} = \frac{VBA}{R}$$

の関係式が成りたち、これを解くと

$$V B A = (V D D - V T F) + \frac{1}{\beta' \delta R} - \sqrt{\frac{2(V D D - V T F)}{\beta' \delta R} + (\frac{1}{\beta' \delta R})^2 - \frac{A^2}{2}}$$

次に無る図で発掘振幅検出回路の実施例を説明 する。然ら例において51はアチャネルMOSト ランジスタでスレッシュホールド催圧をVェァと し、βをβ ■とする。52は高い抵抗値を持った 抵抗でアチャネルHOSトランジスタ51のゲー ト及びドレインの間に接続されている。 5 3 は抵 抗でその抵抗値を R とする。また骸抵抗 5 3 の一 端はーV ■ ■ (O 電位)に、他端を P チャネル M 08トランジスタ51のドレインに接続されてお り、かつ出力端子56となっている。54はコン デンサで腐抵抗53と並列に接続されていて交流 分を平滑にする役目をしている。55はコンデン サで端子57から入ってくる個号の直流分をカッ トして P チャネル M O S 小 ランジスタ 5 1 の ゲー トに伝える役目をしている。さて第6図の回路に おいて入力端子57からの入力がない場合をまず 考える。このときの出力端子56の電位をVBO

$$\frac{1}{2} \beta s (VDD-VBO-VTP)^{3} = \frac{VBO}{R}$$

......(110)

となる。ここで(109)式と(110)式を比較すると正弦波が入って来た時の出力端子54の直流電圧VsAは無信号の時の直流電位Vsoよりも上昇することが分る。したがって入力端子57に発援回路の信号を入力させれば、その発援 振幅に関係した直流電位が出力端子54より得られることが分る。

特開昭58-204625 (5)

なゲインに増幅回路が自動調整されることになり 、増幅回路自体の消費能流が必要最低限の値に保 たれ、発掘回路の低消費電流化が図れることにな る。なお、パイアス回路21及び発掘振幅検出回 路22が消費する電流値は発掘回路全体が消費す る場旅に比較して充分小さく設計できる。また第 4 図、第 5 図、第 6 図においてパイプス回路。 0 M O S トランジスタ回路, 発掘振幅検出回路の具 体的回路をあげたが、これらは単なる一例である に過ぎない。例えば第4図,第6図のパイアス回 路及び発掘振幅検出回路においてPチャネルMの SトランジスタとNチャネルMOSトランジスタ の関係を逆にした構成の回路も可能である。また 第7凶は第5凶の C M O S トランジスタ回路を変 化させた例であって、60はPチカタオルM08ト ランジスタであっトはーVBBに接続されている 。 6 1 は N チャネル M O S トランジスタでゲート には高抵抗62を通してパイプス催圧VBが端子 6 6 から与えられる、と何時にコンデンサ 6 3 を 通して交流信号が端子もフより与えられる。Pチ

+ ネル M O 8 トランジスタ 6 0 の ドレインと N チャネル M O 8 トランジスタ 6 1 の ドレインは 接続されていて出力端子 6 5 となっている。 またこの出力端子 6 5 とつ C 10 位)との間に計算である。 このとき N チャネル M O 8 トランジスタのスレッシュホールド送圧を V * × , 月を P N とし入力端子 6 7 より周放数 w の正弦波が入って それか M O 8 トランジスタ回路の ゲインは 近似的に

$$G + \frac{\beta N (VB - VTN)}{\omega G}$$

となる。したがってパイアス単圧Vsによって増幅回路のゲインを変えることが出来るので同様の方法が使える。また第8図は本発明のA00回路付き発展回路として全体の構成を示した一実施例であって、第4図のパイアス回路、第5図の0mの8トランジスタ回路、第6図の発展振幅検出回路、及び第2図の帰還回路を組み合せた例である。なお第8図の各業子に当てた姿号は第2.4,

5 . 6 図の中の各番号の各業子に対応している。

また本発明は従来の定電圧回路方式による低消 製電流化とは独立の方式であるので、本発明の方 式と定電圧回路方式の併用は可能である。

図面の簡単な説明

第1 図は一般的な発掘回路の構成を示すプロック図、第2 図は帰避回路の一例、第3 図は本発明の中の増幅回路の構成を示すプロック図、第4 図は本発明の中で用いるパイアス回路の一例、第5 図は本発明の中で用いるで M の S トランジスタ回路の一例、第7 図は本発明の中で用いるの M の S トランジスタ回路の第2 例、第8 図は本発明の A の の 回路付きの M の S トランジスタ発振回路の全体の構成を示す一例である。

10……增幅间路

1 1 ……帰還回路

1 2 … … 班 抗

1 3 , 1 4 ……コンデンサ

15……水晶摄動子

20……0M08トランジスタ回路

2 1 … … パイアス回路

2 2 … … 発振振幅検出回路

30,32 P f + ネルMO8トランジスタ

31,33…… N チャネル M O 8 トランジスタ

34,35……端 子

40……アチャオル M O 8 トランジスタ

4 1 …… MチャネルMOSトランジスタ

4 2 , 4 3 … … 高抵抗

44.45.49 コンデンサ

46,47,48,50 始于

5 1 …… P チャネル M O S トランジスタ

5 2 , 5 3 … … 抵 抗

54,55 コンデンサ

5 6 , 5 7 … … 端 子

6 O …… P チャネル M O S トランジスタ

6 1 … … M チャネル M O S トランジスタ


6 2 … … 高抵抗


63,64 コンデンサ


65,66,67……端子


以一下


出顧人 株式会社數肪報工舍 代理人 弁理士 岐上 粉

















第 8 図

